第五章　输入输出系统

5.1　重点难点

输入输出系统是人机对话和人机交互的纽带和桥梁。它涉及的内容极其繁杂，既包括具体的各类 I/O 设备，又包括各种不同的设备如何与主机交换信息的方式。本章重点要求掌握主机与 I/O 交换信息的三种控制方式（程序查询、程序中断和 DMA）以及它们各自所需的硬件及软件支持。对于常用的键盘、显示器、打印机这三种设备，重点应掌握它们如何与主机联系，有利于加深对整机工作的理解。有关这些设备本身的细节，只需一般了解即可。

本章的难点包括：

（1）处理 I/O 中断的各类软、硬件技术的运用。

（2）DMA 与主存交换数据的三种方法各自的特点。

（3）周期窃取（或周期挪用）的含义。

（4）CPU 响应中断请求和 DMA 请求的时间。

5.2　主要内容

5.2.1　输入输出系统的基本组成

输入输出系统由 I/O 软件和 I/O 硬件两部分组成。

1. I/O 软件

I/O 软件的主要任务是将用户编制的程序（或数据）输入至主机内，将运算结果输送给用户，实现 I/O 系统与主机工作的协调。

不同结构的 I/O 系统所采用的软件技术差异很大。当采用接口模块方式时，应用机器指令系统中的 I/O 指令及系统软件中的管理程序，便可使 I/O 与主机协调工作。当采用通道管理方式时，除 I/O 指令外，还必须有通道指令及相应的操作系统。即使都采用操作系统，不同机器的操作系统的复杂程度差异也是很大的。

2. I/O 硬件

输入输出系统的硬件组成是多种多样的,在带有接口的 I/O 系统中,I/O 硬件包括接口模块和 I/O 设备两大部分;在具有通道或 I/O 处理机的 I/O 系统中,I/O 硬件包括通道(或 I/O 处理机)、设备控制器和 I/O 设备几大部分。

5.2.2 I/O 与主机的联系方式

I/O 设备与主机交换信息和 CPU 与主存交换信息有很多不同点。例如,CPU 如何对 I/O 编址;如何寻找 I/O 设备号;信息传送是逐位串行还是多位并行;I/O 与主机以什么方式进行联络,使它们之间彼此都知道双方处于何种状态;I/O 与主机是怎么连接的;等等。这一系列问题统称为 I/O 与主机的联系方式。而 I/O 与主机信息传送的控制方式更为复杂,在 5.2.4 至 5.2.6 节中介绍。

I/O 的编址方式有与存储器统一编址和独立编址两种。前者的 I/O 地址是存储器地址的一部分,因此影响了存储空间,但可以用访存指令访问 I/O。独立编址的 I/O 地址与存储器地址是分开的,不影响存储空间,但有专门的 I/O 指令访问 I/O。设计机器时,可根据实际情况权衡考虑选取何种编址方式。

I/O 的联络方式用来解决 I/O 与主机的联络问题,通常按 I/O 的速度不同可分为三种联络方式。对于十分缓慢的设备应采用立即响应方式联络;对于与主机速度极不匹配的设备则采用异步方式联络;对于要求与主机速度完全匹配的设备,需采用同步方式联络。

I/O 的传送方式是指数据是串行传送还是并行传送。

I/O 的连接方式是指 I/O 与主机之间采用辐射式还是总线式连接。现代计算机大多采用总线连接方式。

5.2.3 I/O 接口

在总线结构的计算机中,所有 I/O 设备都是通过 I/O 接口挂到总线上的。配置 I/O 接口可解决设备的选址问题、主机与设备的速度匹配问题、主机与设备的数据格式(串—并或并—串)和电平转换问题;并能通过接口传送主机对设备的各种控制信号,以及监视设备的工作状态(如“忙”、“就绪”、“错误”、“中断请求”、“总线请求”等)。因此接口应有选址的功能、传送命令的功能、传送数据的功能以及反映设备工作状态的功能。

根据 I/O 接口的功能,I/O 接口的基本组成如图 5.1 所示。

图中用来传送数据的数据缓冲寄存器又可称为数据口,传送命令的命令寄存器又可称为控制口,反映设备状态的各种标记又可称为状态口。CPU 同外设之间的信息传送实质是对这些寄存器进行读或写。在接口(Interface)中,可以由 CPU 进行读或写的寄存器称为端口(Port),在可编程的接口电路(如 Intel 8255)中,可对这些端口编程。




图 5.1 I/O 接口的基本组成

5.2.4 I/O 与主机交换信息的控制方式之一——程序查询方式

1. 程序查询方式的特点

这种方式 CPU 一旦启动 I/O 设备，必须停止现行程序的运行，并在现行程序中插入一段程序。这段程序要时刻查询 I/O 设备的准备状况，等待 I/O 设备准备就绪时可实现 I/O 设备与主机交换信息，如图 5.2 所示。程序中要用到测试指令、转移指令和传送指令。可见这种方式的主要特点是 CPU 有“踏步”等待现象，CPU 与 I/O 设备处于串行工作状态。




图 5.2 程序查询方式示意

2. 程序查询方式的接口电路

以输入设备为例，程序查询方式接口电路的基本组成如图 5.3 所示。图中 B 是工作触发器，D 是完成触发器。

当 CPU 通过 I/O 指令启动输入设备时，指令的设备码字段通过地址线送至设备选择电路，假设该接口的设备码与地址线上的代码吻合，其输出 SEL 有效，使 I/O 指令的启动命令经过与非门使 B 置“1”，使 D 置“0”，然后由 B 触发器启动设备工作。当输入设备将数据送至数据缓冲寄存器后，由设备发出工作结束信号，使 D 置“1”，B 置“0”，表示外设准备就绪。这样，当 CPU 通过测试指令测得完成触发器 D 的状态为“1”时，就可通过传送指令将数据缓冲寄存器的内容送至 CPU，再送至存储器。

这种方式由程序判断输入数据是否全部输入结束，其程序流程如图 5.4 所示。




图 5.3　程序查询方式接口电路的基本组成




图 5.4　程序查询方式的程序流程

5.2.5　I/O 与主机交换信息的控制方式之二——程序中断方式

1. 程序中断方式的特点

这种方式 CPU 启动 I/O 设备后，不必停止现行程序的运行。而 I/O 设备接到启动命令后，进入自身准备阶段。当准备就绪时，向 CPU 提出请求，此时 CPU 即中断现行程序，并保存原程序断点，转至执行中断服务程序，为 I/O 服务。中断服务程序结束后，CPU 又返回到程序的断点处，继续执行原程序。如图 5.5 所示。

可见这种方式 CPU 启动 I/O 设备后不必查询 I/O 设备的准备状况，I/O 设备作准备和 CPU 运行程序是并行的，仅当 I/O 设备准备就绪向 CPU 发出中断请求时，如果条件允许（允许中断触发器为“1”），CPU 才中断现行程序。




图 5.5　程序中断方式示意图

2. 程序中断方式的接口电路

以输入设备为例,程序中断方式接口电路的基本组成如图 5.6 所示。图中 INTR 为中断请求触发器,MASK 为屏蔽触发器,B 为工作触发器,D 为完成触发器。





图 5.6 程序中断方式接口电路的基本组成

当 CPU 通过 I/O 指令启动输入设备时,指令的设备码字段通过地址线送至设备选择电路,假设该接口的设备码和地址线上的代码吻合,其输出 SEL 有效,使 I/O 指令的启动命令经过与非门使 B 置“1”,使 D 置“0”,然后由 B 触发器启动设备工作。当输入设备将数据送至数据缓冲寄存器后,由设备发出工作结束信号,使 D 置“1”,B 置“0”。此时若 CPU 内的允许中断触发器 EINT=1,且该接口对应的设备未被屏蔽(MASK=0),则在每条指令执行阶段结束时刻,由 CPU 发来的中断查询信号将 INTR 置“1”,接口向 CPU 发中断请求。与此同时,该请求信号经排队器送至设备编码器。在 CPU 响应中断时(INTA 有效),就可将该设备的向量地址通过数据线送至 CPU。CPU 通过向量地址找到中断服务程序的入口地址,便中断现行程序,转入该设备的中断服务程序,将数据缓冲寄存器的数据送至 CPU,再送至存储器。中断服务程序的最后一条中断返回指令将 CPU 返回到原程序的断点处,继续执行原程序。

综上所述,一次中断处理过程可简单归纳为中断请求、中断判优、中断响应、中断服务和中断返回五个阶段。

3. 单重中断和多重中断

如果 CPU 在执行中断服务程序的过程中，又出现了新的中断请求，而 CPU 对新的中断请求不予响应，这种中断叫做单重中断，如图 5.7(a)所示。如果 CPU 在执行中断服务程序的过程中，又出现了新的中断请求，而且这个新的中断请求的级别比当前正在服务的中断请求级别更高，此时 CPU 再次中断现行的中断服务程序，转去处理新的中断请求，这种中断叫做多重中断，又叫中断嵌套，如图 5.7(b)所示。



(a) 单重中断　　(b) 多重中断

图 5.7　单重中断和多重中断示意图

从宏观上看，虽然程序中断方式克服了程序查询方式中的 CPU“踏步”现象，实现了 CPU 与 I/O 并行工作，提高了 CPU 的资源利用率。但从微观操作分析，CPU 在处理中断服务程序时，仍需暂停原程序的正常运行，尤其是当高速 I/O 设备或辅助存储器频繁地、成批地与主存交换信息时，需不断打断 CPU 执行现行程序而执行中断服务程序。如果设想在主存和设备之间有一条直接数据通路，它们之间的信息交换可以不通过 CPU，直接在这条数据通路上传送，就可以不中断现行程序，这就是 DMA 方式。

5.2.6　I/O 与主机交换信息的控制方式之三——DMA 方式

1. DMA 方式的特点

DMA 方式是直接存储器存储方式，其特点是主存和 DMA 接口之间有一条直接数据通路，图 5.8 所示为 DMA 和程序中断两种方式的数据通路。由于 DMA 方式传送数据不需经过 CPU，因此不必中断现行程序，I/O 与主机并行工作。但当 DMA 接口与 CPU 同时访存时，要求 CPU 将总线的控制权交给 DMA 使用，这叫做周期窃取或周期挪用。

2. DMA 的传送方式

(1) 停止 CPU 访问主存

这种方式当外设需传送一批数据时，由 DMA 接口向 CPU 发出一个信号，要求 CPU 放弃地址线、数据线和有关控制线的使用权，DMA 接口获得总线控制权后，开始进行数据传送。在数据传送结束后，DMA 接口通知 CPU 可以使用主存，并把总线控制权交回给 CPU。在这种传送过程中，CPU 基本处于不工作状态或保持原状态。




图 5.8 DMA 和程序中断两种方式的数据通路

这种传送方式控制简单,适用于数据传输率很高的设备成组传送。缺点是在访存阶段,主存的效能未充分发挥。这是因为设备在传送一批数据时,CPU 不能访问主存,而主存的速度远远高于设备的速度,即使是高速外部设备,在两个数据之间的准备间隔时间也总大于一个存取周期,使相当一部分主存周期是空闲的。为了提高主存的利用率,可采用周期挪用方式。

(2) 周期挪用

这种方式当 I/O 设备没有 DMA 请求时,CPU 按程序的要求访问主存,一旦 I/O 设备有 DMA 请求,会遇到三种情况,一种是此时 CPU 不在访存(如 CPU 正在执行乘法指令),故 I/O 设备的访存请求与 CPU 未发生冲突。第二种是 CPU 正在访存,则必须待存取周期结束后,CPU 再将总线占有权让出。第三种是 I/O 和 CPU 同时请求访存,出现了访存冲突,此刻 CPU 要暂时放弃总线占有权,由 I/O 设备挪用一个或几个存取周期。

与停止 CPU 访问主存方式相比,周期挪用方式既实现了 I/O 传送,又较好地发挥了主存与 CPU 的效率,是一种广泛采用的方法。

(3) DMA 与 CPU 交替访问主存

这种方式适用于 CPU 的工作周期比主存存取周期长的情况。例如 CPU 的工作周期是 1.2 μs,主存的存取周期小于 0.6 μs,那么可将一个 CPU 周期分为 C_1 和 C_2 两个周期,其中 C_1 专供 DMA 访存,C_2 专供 CPU 访存。

这种方式不需要总线使用权的申请、建立和归还过程,总线使用权是通过 C_1 和 C_2 分时控制的。实际上总线变成了在 C_1 和 C_2 控制下的多路转换器,总线控制权的转移几乎不需要什么时间,具有很高的 DMA 传送效率。CPU 既不停止主程序的运行,也不进入等待状态,完成了 DMA 的数据传送。当然其相应的硬件逻辑变得更复杂。

3. DMA 方式的接口电路

图 5.9 是简单的 DMA 接口组成原理图。图中 AR 存放数据块在主存的首地址,有计数功能;DAR 为设备地址寄存器,用于存放设备号;WC 为字计数,存放交换数据的字数;BR 为数据缓冲寄存器,存放主存和设备之间交换的数据字。这些信息均在 DMA 传送的预处理阶段由 CPU

经数据线送至 DMA 接口内。在图 5.9 中,DMA 控制逻辑用于负责管理 DMA 的传送过程,由控制电路、时序电路和命令状态寄存器等组成。图中的中断机构在 DMA 传送一批数据结束时,可向 CPU 提出中断请求作为 DMA 传送的后处理。

以输出为例,假设预处理已完成,则当数据从 DMA 接口中的数据缓冲寄存器 BR 送至 I/O 设备后,设备向 DMA 接口发出请求(DREQ);DMA 控制逻辑收到该信号后即向 CPU 申请总线控制权(HRQ);CPU 接到信号后,若允许 DMA 接口占用总线,即发回 HLDA 总线响应信号;DMA 接口收到 HLDA 信号后,开始使用总线,将 AR 的主存地址送地址总线,命令存储器读,并通知设备已被授予一个 DMA 周期(DACK),为接受下一个字作准备;主存接到读命令后,将对应 AR 地址的内容通过数据总线送至 DMA 接口电路中的 BR,再送至设备。至此一个字传送结束,修改主存地址 AR 和字计数 WC 之值,然后根据 WC 的值判断数据块传送是否结束。若未结束,继续传送;若已结束,则向 CPU 申请程序中断,进行后处理。




图 5.9 简单的 DMA 接口组成原理图

4. DMA 的传送过程

DMA 的数据传送过程分预处理、数据传送和后处理三个阶段。

(1) 预处理

① 指明数据传送方向是输入(主存写)还是输出(主存读)。

② 设备地址送至 DMA 接口中的设备地址寄存器 DAR。

③ 主存首地址送至 DMA 接口中的主存地址计数器 AR。

④ 传送数据字数送至 DMA 接口中的字计数器 WC。

⑤ 启动设备。

(2) 数据传送

① 主存地址送总线。

② 数据送 I/O 设备(或主存)。

③ 修改主存地址。

④ 修改字计数器。

⑤ 直到数据块传送结束为止。

(3) 后处理

由中断服务程序作 DMA 结束处理,包括测试传送过程中是否出错,决定是否继续使用 DMA 传送其他数据块等。

5.3 例题精选

例 5.1 解释接口(Interface)和端口(Port)的概念。

【解】 如图 5.10 所示是一个简单的基本外部设备接口。图的中间部分是 I/O 接口,它位于 CPU 和外部设备之间,是一个连接部件。它一边通过地址线、数据线和控制线与 CPU 连接,另一边通过数据信息、控制信息和状态信息与外部设备连接。CPU 就是通过 I/O 接口与设备进行这三种信息的传送。




图 5.10 例 5.1 简单的外部设备接口

数据信息可以是数据量、模拟量和开关量三种。其中模拟量必须先经过接口电路中的"模/数"转换器(图中未画)转换为数字量后,才能输入 CPU 进行处理。状态信息表示外部设备当前所处的工作状态,如用 READY(就绪信号)表示输入设备已准备好,用 BUSY(忙信号)表示输出设备是否能接收。控制信息是由 CPU 发出的,用于控制外部设备接口工作方式,以及启动和停止外部设备。

数据信息、状态信息和控制信息(如设置外部设备接口的工作方式)通常以数据形式通过

CPU 的数据线进行传送。而且这些信息分别放在外部设备接口的不同寄存器中。这些寄存器称为端口，如图 5.10 所示的数据口、状态口和控制口，它们分别存放数据信息、状态信息和控制信息。CPU 可对这些端口（寄存器）进行读/写操作，因此每个端口都与一个地址对应。CPU 对这些端口是可编程的。

图中的地址线来自 CPU，用以指明每个端口的地址。控制线包括$\overline{RD}$（读）或$\overline{WR}$（写）等，一般与 I/O 接口电路中的读/写控制逻辑（图中未标）相连，以控制设备的读/写。

例 5.2　以键盘设备为例，说明其如何采用中断方式向 CPU 输入键盘信息。

【解】　键盘是一种常用的输入设备，它需识别哪一个键按下，并将此键对应的 ASCII 码送入计算机中。如果采用硬件的办法确认哪个键按下，为了便于理解，下面以图 5.11 所示的 8×8 键盘为例，说明其工作原理。




图 5.11　例 5.2 带只读存储器的编码键盘原理图

在图 5.11 中，用 6 位计数器对键盘扫描，若键未按下，计数器循环计数，一旦扫描发现某键按下，通过单稳态电路产生一个脉冲信号，该信号一方面使计数器停止计数，另一方面将中断请求触发器置“1”，向 CPU 发中断请求。图中的 ROM 是一个核心部件，ROM 中存放的是 64 个键对应的 ASCII 码。当有键按下计数器停止计数时，其输出作为 ROM 的地址线，而该地址所对应的存储单元中存放的就是此键的 ASCII 码。当 CPU 收到中断请求信号并响应时，通过中断服务程序，由键盘接口电路（图中未画）给出地址译码信号，该信号一方面使 ROM 片选有效，将 ROM 中的 ASCII 码读至 CPU 中；另一方面经延迟线路将中断请求触发器清 0，再次启动时钟发生器又开始计数，对键盘扫描，继续判断是否有键按下。

例 5.3　假设有一个数据采集系统，当输入数据准备好后发出 Ready 就绪信号，可向 CPU 送

出 8 位数据。试设计一个中断方式的输入接口电路。要求画出逻辑图并说明数据输入过程。

【解】 输入接口电路如图 5.12 所示。




图 5.12 例 5.3 输入接口电路

图中 8 位寄存器是数据端口,用来存放数据采集系统准备好的数据,时钟信号为寄存器的输入控制信号。寄存器的输出经三态门至 CPU 的数据线。图中的中断请求触发器是 D 触发器,其数据端受 Ready 控制。图中的地址译码可对接口电路中数据端口(8 位寄存器)的地址进行译码,用于控制读数据(三态门控制端有效)和清 0 中断请求触发器。

数据输入过程如下:

当数据采集系统已将数据送至 8 位寄存器时,发出 Ready 信号,该信号使中断请求触发器置“1”,并向 CPU 发中断请求 INTR。CPU 在每条指令执行阶段结束前查询到此信号。如果响应中断,便执行中断服务程序,通过输入指令,在地址译码输出(低)、$\overline{RD}$(低)、M/$\overline{IO}$(低)的条件下,与门输出低,打开三态门,将 8 位数据读入 CPU,同时将中断请求触发器复位。

PPT中的例题

例 5.4 在程序查询方式的输入输出系统中,假设不考虑处理时间,每一个查询操作需要 100 个时钟周期,CPU 的时钟频率为 50 MHz。现有鼠标和硬盘两个设备,而且 CPU 必须每秒对鼠标进行 30 次查询,硬盘以 32 位字长为单位传输数据,即每 32 位被 CPU 查询一次,传输率为 2 MBps。求 CPU 对这两个设备查询所花费的时间比率,由此可得出什么结论?

【解】

(1) CPU 每秒对鼠标进行 30 次查询,所需的时钟周期数为

$$100\times30=3\ 000$$

根据 CPU 的时钟频率为 50 MHz，即每秒 50×10^6 个时钟周期，故对鼠标的查询占用 CPU 的时间比率为

$$[3\ 000/(50\times10^6)]\times100\% = 0.006\ \%$$

可见，对鼠标的查询基本不影响 CPU 的性能。

(2) 对于硬盘，每 32 位被 CPU 查询一次，故每秒查询次数为

$$2\ \text{MB}/4\ \text{B} = 512\text{K}$$

则每秒查询的时钟周期数为

$$100\times512\times1\ 024 = 52.4\times10^6$$

故对磁盘的查询占用 CPU 的时间比率为

$$[(52.4\times10^6)/(50\times10^6)]\times100\% = 105\%$$

可见，即使 CPU 将全部时间都用于对硬盘的查询也不能满足磁盘传输的要求，因此 CPU 一般不采用程序查询方式与磁盘交换信息。

例 5.5 假设磁盘采用 DMA 方式与主机交换信息，其传输速率为 2 MBps，而且 DMA 的预处理需 1 000 个时钟周期，DMA 完成传送后处理中断需 500 个时钟周期。如果平均传输的数据长度为 4 KB，试问在硬盘工作时，50 MHz 的处理器需用多少时间比率进行 DMA 辅助操作(预处理和后处理)。

【解】 DMA 传送过程包括预处理、数据传送和后处理三个阶段。传送 4 KB 的数据长度需

$$(4\ \text{KB})/(2\ \text{MBps}) = 0.002\ \text{s}$$

如果磁盘不断进行传输，每秒所需 DMA 辅助操作的时钟周期数为

$$(1\ 000+500)/0.002\ \text{s} = 750\ 000$$

故 DMA 辅助操作占用 CPU 的时间比率为

$$[750\ 000/(50\times10^6)]\times100\% = 1.5\ \%$$

例 5.6 一个 DMA 接口可采用周期窃取方式把字符传送到存储器，它支持的最大批量为 400 个字节。若存取周期为 0.2 μs，每处理一次中断需 5 μs，现有的字符设备的传输率为 9 600 bps。假设字符之间的传输是无间隙的，试问 DMA 方式每秒因数据传输占用处理器多少时间？如果完全采用中断方式，又需占处理器多少时间？(忽略预处理所需的时间)

【解】 根据字符设备的传输速率为 9 600 bps，得每秒能传输

$$9\ 600/8 = 1\ 200\ \text{B}$$，即 1 200 个字符

若采用 DMA 方式，传送 1 200 个字符共需 1 200 个存取周期，考虑到每传 400 个字符需中断处理一次，因此 DMA 方式每秒因数据传输占用处理器的时间是

$$0.2\ \mu\text{s}\times1\ 200 + 5\ \mu\text{s}\times(1\ 200/400) = 255\ \mu\text{s}$$

若采用中断方式，每秒因数据传输占用处理器的时间是

$$5\ \mu\text{s}\times1\ 200 = 6\ 000\ \mu\text{s}$$

例 5.7 说明调用中断服务程序和调用子程序的区别。

【解】 调用中断服务程序和调用子程序的区别是：

(1) 中断服务程序与中断时 CPU 正在运行的程序是相互独立的，它们之间没有确定的关系。子程序调用时转入的子程序与 CPU 正在执行的程序段是同一程序的两部分。

(2) 除了软中断，通常中断产生都是随机的，而子程序调用是由 CALL 指令(子程序调用指令)引起的。

(3) 中断服务程序的入口地址可以通过硬件向量法产生向量地址，再由向量地址找到入口地址。子程序调用的子程序入口地址是由 CALL 指令中的地址码给出的。

(4) 调用中断服务程序和子程序都需保护程序断点，前者由中断隐指令完成，后者由 CALL 指令本身完成。

(5) 处理中断服务程序时，对多个同时发生的中断需进行裁决，而调用子程序时一般没有这种操作。

(6) 在中断服务程序和所调用的子程序中都有保护寄存器内容的操作。

例 5.8 现有三个设备 A、B、C，它们的优先级按降序排列。此三个设备的向量地址分别是 001010、001011、001100。设计一个链式排队线路和产生三个向量地址的设备编码器。

【解】 链式排队线路和设备编码器如图 5.13 所示。图中 $INTR_i$ 为中断请求信号，有请求时 INTR = 1，$INTP_i$ 为排队器输出，INTA 为中断响应信号。虚线框内为设备编码器。




图 5.13 例 5.8 电路图

例 5.9　设磁盘存储器转速为 3 000 r/min，分 8 个扇区，每扇段存储 1 KB，主存与磁盘存储器传送的宽度为 16 b。假设一条指令最长执行时间是 25 μs，是否可采用一条指令执行结束时响应 DMA 请求的方案，为什么？若不行，应采取什么方案？

【解】　磁盘的转速为　3 000/60 = 50 r/s

则磁盘每秒可传送　1 KB×8×50 = 400 KB 信息

根据主存与磁盘存储器的数据传送宽度为 16 位，若采用 DMA 方式，每秒需有 200K（400 KB/2 B = 200 K）次 DMA 请求，即每隔 5 μs（1/200 K = 5 μs）有一次 DMA 请求。如果按指令执行周期结束（25 μs）响应 DMA 请求，必然会造成数据丢失，因此必须按每个存取周期结束响应 DMA 请求的方案。

例 5.10　在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断，试问是否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行？为什么？

【解】　打印机的打印动作只受打印机本身控制，与 CPU 无关，因此打印机正在打印时，即使有优先级别更高的磁盘请求中断，打印机也不会停止打印。而如果 CPU 正在执行打印机的中断服务程序，即打印机正在接收数据，此时若磁盘请求中断，CPU 就要中断正在运行的打印机中断服务程序。

5.4　习题训练

5.4.1　选择题

1. 在____A____的计算机系统中，外部设备可以和主存储器单元统一编址，因此可以不使用 I/O 指令。

A. 单总线　　B. 双总线

C. 三总线　　D. 以上三种总线

2. 微型机系统中，主机和高速硬盘进行数据交换一般采用____C____方式。

A. 程序查询　　B. 程序中断　　C. DMA

3. 在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是通过接口电路中的____B____实现的。

A. 数据寄存器　　B. 移位寄存器　　C. 锁存器

4. 计算机主机和终端串行传送数据时，要进行串—并或并—串转换，这样的转换____B____。

A. 只有通过专门的硬件来实现

B. 可以用软件实现，并非一定用硬件实现

C. 只能用软件实现

5. 主机与设备传送数据时，采用_____，主机与设备是串行工作的。

A. 程序查询方式　　B. 中断方式　　C. DMA 方式

6. 主机与 I/O 设备传送数据时，采用_____，CPU 的效率最高。

A. 程序查询方式　　B. 中断方式　　C. DMA 方式

7. 下述_____种情况会提出中断请求。

A. 产生存储周期窃取

B. 在键盘输入过程中，每按一次键

C. 两数相加结果为零

8. 中断发生时，程序计数器内容的保护和更新，是由_____完成的。

A. 硬件自动　　B. 进栈指令和转移指令　　C. 访存指令

9. 中断向量地址是_____。

A. 子程序入口地址

B. 中断服务程序入口地址

C. 中断服务程序入口地址的地址

10. 在中断响应周期，置“0”允许中断触发器是由_____完成的。

A. 硬件自动

B. 程序员在编制中断服务程序时设置的

C. 关中断指令

11. 采用 DMA 方式传送数据时，每传送一个数据要占用_____的时间。

A. 一个指令周期　　B. 一个机器周期　　C. 一个存储周期

12. 周期挪用（窃取）方式常用于_____中。

A. 直接存储器存取方式的输入输出

B. 直接程序传送方式的输入输出

C. 程序中断方式的输入输出

13. DMA 方式_____。

A. 既然能用于高速外围设备的信息传送，也就能代替中断方式

B. 不能取代中断方式

C. 也能向 CPU 请求中断处理数据传送

14. DMA 方式中，周期窃取是窃取一个_____。

A. 存取周期　　B. 指令周期

C. CPU 周期　　D. 总线周期

15. 当采用_____输入操作情况下，除非计算机等待，否则无法传送数据给计算机。

A. 程序查询方式　　B. 中断方式　　C. DMA 方式

16. I/O 编址方式通常可分统一编址和不统一编址，_____。

A. 统一编址就是将 I/O 地址看做是存储器地址的一部分，可用专门的 I/O 指令对设备进行访问

B. 不统一编址是指 I/O 地址和存储器地址是分开的，所以对 I/O 访问必须有专门的 I/O 指令

C. 统一编址是指 I/O 地址和存储器地址是分开的，所以可用访存指令实现 CPU 对设备的访问

17. 带有处理机的终端一般称为_____。

A. 交互式终端　　B. 智能终端　　C. 远程终端

18. 目前在小型和微型计算机里最普遍采用的字母与字符编码是_____。

A. BCD 码　　B. 十六进制代码　　C. ASCII 码

19. 通道程序是由_____组成。

A. I/O 指令

B. 通道控制字(或称通道指令)

C. 通道状态字

20. 打印机的分类方法很多，若按能否打印汉字来区分，可分为_____。

A. 并行式打印机和串行式打印机

B. 击打式打印机和非击打式打印机

C. 点阵式打印机和活字式打印机

21. 打印机的分类方法很多，若从打字原理来区分，可分为_____。

A. 击打式和非击打式

B. 串行式和并行式

C. 点阵式和活字式

22. 某计算机的 I/O 设备采用异步串行传送方式传送字符信息，字符信息的格式为：1 位起始位、7 位数据位、1 位检验位、1 位停止位。若要求每秒钟传送 480 个字符，那么该 I/O 设备的数据传输速率应为_____bps(位/秒)。

A. 1 200　　B. 4 800　　C. 9 600

23. 以串行接口对 ASCII 码进行传送，带 1 位奇校验位和 2 位停止位，当波特率为 9 600 波特时，字符传送率为_____字符/秒。

A. 960　　B. 1 371　　C. 480

24. 某系统对输入数据进行取样处理，每抽取一个输入数据，CPU 就要中断处理一次，将取样的数据放至存储器中保留的缓冲区内，该中断处理需 X 秒。此外，缓冲区内每存储 N 个数据，主程序就将其取出进行处理需 Y 秒。可见，该系统可以跟踪到每秒_____次中断请求。

A. $N/(N\times X+Y)$　　B. $N/(X+Y)N$　　C. $\min\left[\frac{1}{X},\frac{N}{Y}\right]$

25. I/O 与主机交换信息的方式中，中断方式的特点是_____。

A. CPU 与设备串行工作,传送与主程序串行工作
B. CPU 与设备并行工作,传送与主程序串行工作
C. CPU 与设备并行工作,传送与主程序并行工作

26. I/O 与主机交换信息的方式中,DMA 方式的特点是____C____。
A. CPU 与设备串行工作,传送与主程序串行工作
B. CPU 与设备并行工作,传送与主程序串行工作
C. CPU 与设备并行工作,传送与主程序并行工作

27. 下面叙述中____B____是正确的。
A. 总线一定要和接口相连
B. 接口一定要和总线相连
C. 通道可以代替接口

28. 计算机的外部设备是指____B____。
A. 磁盘机　　B. 输入输出设备　　C. 电源及空调设备

29. CPU 程序和通道程序可以并行执行,并通过____C____实现彼此间的通信和同步。
A. I/O 指令　　B. I/O 中断
C. I/O 指令和 I/O 中断　　D. 操作员干预

30. 通道对 CPU 的请求形式是____A____。
A. 中断　　B. 通道命令
C. 跳转指令　　D. 自陷

31. CPU 对通道的请求形式是____D____。
A. 自陷　　B. 中断
C. 通道命令　　D. I/O 指令

32. 下列叙述中正确的是____C____。
A. 程序中断方式和 DMA 方式中实现数据传送都需中断请求
B. 程序中断方式中有中断请求,DMA 方式中没有中断请求
C. 程序中断方式和 DMA 方式中都有中断请求,但目的不同

33. 若一个 8 位组成的字符至少需 10 位来传送,这是____B____传送方式。
A. 同步　　B. 异步
C. 并联　　D. 混合

34. I/O 的编址方式采用统一编址时,存储单元和 I/O 设备是靠____B____来区分的。
A. 不同的地址线　　B. 不同的地址码　　C. 不同的控制线

35. I/O 采用统一编址时,进行输入输出操作的指令是____B____。
A. 控制指令　　B. 访存指令　　C. 输入输出指令

36. I/O 采用不统一编址时,进行输入输出操作的指令是____C____。
A. 控制指令　　B. 访存指令　　C. 输入输出指令

37. 以下_____是错误的。

A. 中断服务程序可以是操作系统模块

B. 中断向量就是中断服务程序的入口地址

C. 中断向量法可以提高识别中断源的速度

38. 中断服务程序的最后一条指令是_____。

A. 转移指令　　B. 出栈指令　　C. 中断返回指令

39. DMA 方式的接口电路中有程序中断部件,其作用是_____。

A. 实现数据传送

B. 向 CPU 提出总线使用权

C. 向 CPU 提出传输结束

40. 鼠标器适合于用_____方式实现输入操作。

A. 程序查询　　B. 中断　　C. DMA

41. 硬盘适合于用_____方式实现输入输出操作。

A. DMA　　B. 中断　　C. 程序查询

42. 以下叙述_____是正确的。

A. 外部设备一旦发出中断请求,便立即得到 CPU 的响应

B. 外部设备一旦发出中断请求, CPU 应立即响应

C. 中断方式一般用于处理随机出现的服务请求

43. DMA 接口_____。

A. 可以用于主存与主存之间的数据交换

B. 内有中断机制

C. 内有中断机制,可以处理异常情况

44. DMA 访问主存时,让 CPU 处于等待状态,等 DMA 的一批数据访问结束后,CPU 再恢复工作,这种情况称为_____。

A. 停止 CPU 访问主存　　B. 周期挪用　　C. DMA 与 CPU 交替访问

45. DMA 访问主存时,向 CPU 发出请求,获得总线使用权时再进行访存,这种情况称为_____。

A. 停止 CPU 访问主存　　B. 周期挪用　　C. DMA 与 CPU 交替访问

46. CPU 通过_____启动通道。

A. 执行通道命令　　B. 执行 I/O 指令　　C. 发出中断请求

47. 以下叙述_____是错误的。

A. 一个更高级的中断请求一定可以中断另一个中断处理程序的执行

B. DMA 和 CPU 必须分时使用总线

C. DMA 的数据传送不需 CPU 控制

48. 一个 CRT 的分辨率为 1 024×1 024,像素的颜色为 256 色,则 CRT 接口电路中的刷新存

储器的容量为_____。

A. 512 KB　　B. 1 MB　　C. 2 MB

49. 键盘、鼠标、显示器、打印机属于_____设备。

A. 机—机通信　　B. 计算机信息存储　　C. 人机交互

50. MODEM 属于_____设备。

A. 机—机通信　　B. 计算机信息存储　　C. 人机交互

51. 微型计算机中,VGA 代表_____。

A. 显示器型号　　B. 显示标准　　C. 键盘的型号

52. 用 BCD 码表示 000～999 之间的 3 位十进制数,并在其末端增加 1 位奇校验位。检测下面每一组编码,_____中有一个错误发生。

A. 1001010110000　　B. 0100011101100　　C. 0111110000011

53. 用 BCD 码表示 000～999 之间的 3 位十进制数,并在其末端增加 1 位奇校验位。检测下面每一组编码,_____中有两个错误发生。

A. 1001010110000　　B. 0100011101100　　C. 0111110000011

54. 标准的 ASCII 码是_____位。

A. 6　　B. 7　　C. 8

55. 下列叙述中_____是错误的。

A. 图形显示器显示的图像来自客观世界

B. 图形显示器能够显示文字

C. 图形显示器主要用于 CAD 和 CAM

56. 下列叙述中_____是正确的。

A. 图形显示器和图像显示器显示的图像是一样的

B. 图像显示器显示的图像来自主观世界

C. 图形显示器显示的图像来自主观世界

57. 若 PC 机所配置的显示卡上的刷新存储器容量是 1 MB,则当分辨率为 800×600 像素时,每个像素最多可以有_____种不同颜色。

A. 256　　B. 65 536　　C. 4 096

58. 下列叙述中错误的是_____。

A. 针式打印机将字符的点阵信息存在 ROM 中

B. 针式打印机可以打印图形

C. 击打式打印设备都采用针式打印方法

5.4.2 填空题

1. I/O 接口电路通常具有__A__、__B__、__C__和__D__功能。

2. I/O 的编址方式可分为 A 和 B 两大类，前者需有独立的 I/O 指令，后者可通过 C 指令和设备交换信息。

3. I/O 和 CPU 之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为 A 、B 、C 三种。

4. 主机与设备交换信息的控制方式中，A 方式主机与设备是串行工作的，B 方式和 C 方式主机与设备是并行工作的，且 D 方式主程序与信息传送是并行进行的。

5. CPU 在 A 时刻采样中断请求信号（在开中断情况下），而在 B 时刻采样 DMA 的总线请求信号。

6. I/O 与主机交换信息的方式中，A 和 B 都需通过程序实现数据传送，其中 C 体现 CPU 与设备是串行工作的。

7. 如果 CPU 处于开中断状态，一旦接受了中断请求，CPU 就会自动 A ，防止再次接受中断。同时为了返回主程序断点，CPU 需将 F 内容存至 G 中。中断处理结束后，为了正确返回主程序运行，并且允许接受新的中断，必须恢复 F 和 E 。

8. CPU 响应中断时要保护现场，包括对 A 和 B 的保护，前者通过 C 实现，后者可通过 D 实现。

9. 一次中断处理过程大致可分为 A 、B 、C 、D 和 E 等五个阶段。

10. 为了反映外围设备的工作状态，在 I/O 接口中都设有状态触发器，常见的有 A 、B 、C 和 D 。

11. D/A 转换是将 A 信号转换为 B 信号；而 A/D 转换是将 C 信号转换为 D 信号。

12. 要将一个数字显示在 CRT 上或用点阵打印机打印出来，通常必须先将其转换成 A ，然后分别转换成 B 或 C 。

13. 按照主机与外设数据传输方式不同，接口可分为 A 和 B 两大类；按照主机与外设交换信息的控制方式不同，接口可分为 C 和 D 两大类。

14. 目前使用的打印机，从输出方式上可分为 A 打印机和 B 打印机，后者通常也称为行式打印机。从印字原理来分，又可分为 C 打印机和 D 打印机。就打印字符来说，字符的形成方式又分 E 和 F 两种。

15. 键盘是实现人机联系的一种较简便的 A 设备，每按一个键，其接口电路就将 B 输入 CPU。识别哪一个键按下，可用 C 或 D 办法实现。

16. 微型计算机可以配置不同的显示系统，如 CGA、EGA 和 VGA，它们反映了显示设备的 A 和 B ，其中 C 显示性能最好。

17. 若采用硬件向量法形成中断服务程序的入口地址，则 CPU 在中断周期需完成 A 、B 和 C 操作。

18. 目前，微机系统中常见的几种主要显示标准有 A 、B 、C 和 D 。

19. 目前常采用一个 DMA 控制器控制多个 I/O 设备，其类型分为 A 和 B 。其中

C 特别适合数据传输率很高的设备。

20. 多路型 DMA 控制器适合于 A 服务，它又可以分为 B 型和 C 型。

21. 在 DMA 方式中，CPU 和 DMA 控制器通常采用三种方法来分时使用主存，它们是 A 、B 和 C 。

22. 显示设备种类繁多，目前微机系统配有的显示器件有 A 、B 和 C 。显示器所显示的内容有 D 、E 、F 三大类。

23. 一台微型计算机通常配置四种最基本的外部设备，即 A 、B 、C 和 D 。

24. 通道是 A ，它由 B 指令启动，并以执行 C 指令完成外围设备与主存之间进行数据传送。

25. 利用访存指令与设备交换信息，这在 I/O 编址方式中称为 A 。

26. 中断接口电路通过 A 总线将向量地址送至 CPU。

27. I/O 与主机交换信息共有 A 、B 、C 、D 和 E 五种控制方式。

28. 字符显示器接口电路中，显示 RAM 存放的是 A ，经过 B 可将其转化为 C 。

29. 若显示器接口电路中的刷新存储器容量为 1 MB，当采用 800×600 的分辨率模式时，每个像素最多可以有 A 种颜色。

30. 外部设备按其功能分大致可分为 A 、B 和 C 三类。

31. 鼠标主要有 A 式和 B 式，其中 C 式需有特别的垫板与鼠标配合使用。

32. 显示器的主要性能指标是图像的 A 和 B 。其中 C 越高，显示的图像就越清晰。

33. 一个单色的字符显示器，若每屏可显示 80 列×25 行个字符，字符为 7×9 点阵，则其接口电路中的显示 RAM 的容量为 A 。

34. 终端由 A 组成，具有 B 功能。

35. 激光打印机采用了 A 技术和 B 技术。

36. 单重中断的中断服务程序的执行顺序为 A 、B 、C 、D 和中断返回。

37. 多重中断的中断服务程序的执行顺序为 A 、B 、C 、D 和中断返回。

38. 串行点阵针式打印机是按 A 打印的，喷墨打印机是按 B 打印的，激光打印机是按 C 打印的，行式点阵打印机是按 D 打印的。上述四种打印机的速度由快到慢的顺序是 E 、F 、G 、H 。

39. I/O 接口电路通常需配置 A 、B 、C 和 D 等硬件电路。

40. 单重中断与多重中断的主要区别是 A 。

41. 多重中断的必要条件是 A 。

42. 当 CPU 响应中断后会向中断接口电路发出 A 信号，将向量地址取至 CPU。

43. 硬件向量法是 A 。

44. DMA 方式的数据传送过程可分为 A 、B 和 C 三个阶段。

45. 当 DMA 接口向 CPU 申请占用总线时，会遇到 A 、B 和 C 三种情况，只有在

__D__ 情况下会出现周期挪用。

46. 中断方式中的中断请求用于__A__，DMA 方式中的中断请求用于__B__。

47. 从数据传送看，程序中断方式靠__A__传送数据，DMA 方式靠__B__传送数据。

48. 一个中断服务程序流程大致可分为__A__、__B__、__C__和__D__四个部分。

49. 在多重中断系统中，中断处理系统按__A__确定是否响应其他中断请求。

50. I/O 与主机交换信息的方式中，__A__方式设备与 CPU 串行工作，而且传送与主程序串行工作；__B__方式传送与主程序也是串行工作，但设备与 CPU 并行工作，__C__方式设备与 CPU 不仅并行工作，而且传送与主程序也是并行工作的。

5.4.3　问答题

1. 为什么外围设备要通过接口与 CPU 相连？接口有哪些功能？

2. I/O 的编址方式有几种？各有何特点？

3. I/O 与主机交换信息有哪几种控制方式？各有何特点？

4. 一般小型或微型机中，I/O 与主机交换信息有几种方式？各有何特点？哪种方式 CPU 效率最高？

5. 什么是通道？通道的基本功能是什么？

6. 解释通道指令和通道程序。

7. I/O 指令和通道指令有何区别？

8. CPU 和 I/O 之间有几种联络（定时）方式？各有何特点？分别适用于哪类设备？

9. 试比较程序型接口和 DMA 型接口。

10. 程序查询方式和程序中断方式都要由程序实现外围设备的输入输出，它们有何不同？

11. 采用程序中断方式实现主机与 I/O 交换信息的接口电路中一般有哪些硬件？各有何作用？

12. 以 I/O 设备的中断处理过程为例，说明一次程序中断的全过程。

13. DMA 方式的主要特点是什么？DMA 接口电路中应设置哪些硬件？

14. 在 DMA 方式中有没有中断请求？为什么？

15. DMA 方式中的中断请求和程序中断方式中的中断请求有何区别？

16. 在 DMA 方式中，CPU 和 DMA 接口分时使用主存有几种方法？简要说明之。

17. 解释周期挪用，分析周期挪用可能会出现几种情况。

18. DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出 DMA 工作过程的流程图（不包括预处理和后处理）。

19. 画出单重中断和多重中断的处理流程，说明它们的不同之处。

20. 什么是向量地址？何时形成向量地址？指出向量地址形成部件由什么电路组成？它的输入来自何处？又输出至何处？

21. 已知 A、B、C、D 四个外围设备，分别对应 4 个八进制的向量地址 11、12、13、14，设计一个

向量地址形成部件,要求:

(1) 用与非门;

(2) 向量地址输至 PC(16 位);

(3) 指出向量地址何时送至 PC。

22. 字符显示器的接口电路中配有缓冲存储器和只读存储器,各有何作用?

23. 什么是关中断? 关中断有什么意义?

24. 试从五个方面比较程序中断方式和 DMA 方式有何区别。

25. 画出硬件向量法实现 I/O 与主机交换信息的原理框图,并说明传送过程。

26. 串行接口和并行接口的主要区别是什么?

27. 不同种类的外部设备与主机连接时,应考虑哪些主要问题?

28. 采用 DMA 方式实现主机与 I/O 交换信息的接口电路有哪些硬件? 各有何作用?

29. 试述 DMA 方式的特点,并与其他四种主机与 I/O 交换信息的控制方式进行比较。

30. 图 5.14 是以程序查询方式实现多台设备的查询子程序流程图,试分析这种处理方式存在的问题及改进措施。

31. 在什么条件和什么时间,CPU 可以响应 I/O 的中断请求?

32. 试从下面七个方面比较程序查询、程序中断和 DMA 三种方式的综合性能。

(1) 传送数据依赖软件还是硬件;

(2) 传送数据的基本单位;

(3) 并行性;

(4) 主动性;

(5) 传输速度;

(6) 经济性;

(7) 应用对象。

33. CPU 对 DMA 请求和中断请求的响应时间是否一样? 为什么?

34. 假设某设备向 CPU 传送信息的最高频率是 40 KHz,而相应的中断处理程序其执行时间为 40 μs,试问该外部设备是否可用程序中断方式与主机交换信息,为什么?

35. 一个通用的输入输出接口应配置哪些电路? 各有何作用?

36. 画图比较程序查询方式、程序中断方式和 DMA 方式的 CPU 工作效率。

37. 试比较 DMA 方式和 I/O 通道方式的特点。

38. 试比较程序中断方式和 I/O 通道方式的特点。

39. I/O 端口和 I/O 接口有何区别? 主机与外部设备间的信息交换通过访问什么来实现? 80X86 微型计算机采用哪一种编址方式实现 CPU 对 I/O 的访问?

40. 设 CPU 有 16 根地址线,8 根数据线,并用$\overline{\text{MREQ}}$作访存控制信号,$\overline{\text{IORQ}}$作访问 I/O 端口的控制信号,$\overline{\text{RD}}$为读命令,$\overline{\text{WR}}$为写命令。I/O 编址采用单独编址。现有图 5.15 所示的芯片及




图 5.14 第 30 题多个设备的查询子程序流程

各种门电路(自定):

画出 CPU 和存储芯片及 CPU 和 I/O 接口芯片的连接图,要求:

(1) 主存除最大地址空间存放系统 BIOS 程序(约 4 KB)外,其余地址空间均为用户所用。

(2) 接口芯片的地址范围为 80H ~ 87H。

(3) 指出选用的存储芯片类型、数量及地址范围。

(4) 详细画出存储器芯片和接口芯片的片选逻辑。




图 5.15 第 40 题图

参考答案

5.4.1 选择题

1. A	2. C	3. B	4. B	5. A	6. C
7. B	8. A	9. C	10. A	11. C	12. A
13. B	14. A	15. A	16. B	17. B	18. C
19. B	20. C	21. A	22. B	23. A	24. A
25. B	26. C	27. B	28. B	29. C	30. A
31. D	32. C	33. B	34. B	35. B	36. C
37. B	38. C	39. C	40. B	41. A	42. C
43. B	44. A	45. B	46. B	47. A	48. B
49. C	50. A	51. B	52. B	53. C	54. B
55. A	56. C	57. B	58. C		

5.4.2 填空题

1. A. 选址　　B. 传送命令
   C. 传送数据　　D. 反映设备状态
2. A. 不统一编址　B. 统一编址　　C. 访存
3. A. 立即响应　　B. 异步定时(采用应答信号)

C. 同步定时(采用同步时标)

4. A. 程序查询 B. 中断 C. DMA
D. DMA

5. A. 指令执行周期结束 B. 存储周期结束

6. A. 程序查询方式 B. 中断方式
C. 程序查询方式

7. A. 关中断 B. 程序计数器 C. 存储器(或堆栈)
D. 寄存器内容(或现场) E. 开中断

8. A. PC 内容 B. 寄存器内容
C. 硬件自动(或中断隐指令) D. 软件编程

9. A. 中断请求 B. 中断判优 C. 中断响应
D. 中断服务 E. 中断返回

10. A. “工作”触发器 B B. “完成”触发器 D
C. “中断请求”触发器 INTR D. “中断屏蔽”触发器 MASK

11. A. 数字 B. 模拟
C. 模拟 D. 数字

12. A. ASCII 码 B. 光点代码
C. 字符点阵代码

13. A. 并行数据接口 B. 串行数据接口
C. 程序型接口 D. DMA 型接口

14. A. 串行 B. 并行 C. 击打式
D. 非击打式 E. 活字方式 F. 点阵方式

15. A. 输入 B. 该键对应的 ASCII 码
C. 硬件编码键盘法 D. 软件非编码键盘法

16. A. 显示分辨率 B. 颜色种类 C. VGA

17. A. 保护程序断点 B. 硬件关中断
C. 向量地址送至 PC

18. A. MDA B. CGA C. EGA
D. VGA

19. A. 选择型 B. 多路型 C. 选择型

20. A. 同时为多个慢速外围设备 B. 链式多路
C. 独立请求方式多路

21. A. 停止 CPU 访问主存 B. 周期挪用
C. DMA 和 CPU 交替访问主存

22. A. CRT 显示器 B. 液晶显示器 C. 等离子显示器

D. 字符 E. 图形 F. 图像

23. A. 键盘 B. 鼠标 C. 显示器 D. 打印机

24. A. 具有特殊功能的处理器 B. I/O C. 通道

25. A. 统一编址

26. A. 数据

27. A. 程序查询方式 B. 程序中断方式 C. DMA 方式
D. 通道方式 E. I/O 处理机方式

28. A. ASCII 码 B. 字符发生器 C. 光点代码

29. A. 2^{16}

30. A. 人机交互设备 B. 信息存储设备 C. 机-机通信设备

31. A. 机械 B. 光电 C. 光电

32. A. 分辨率 B. 灰度级 C. 分辨率

33. A. 2 000 字节

34. A. 键盘和显示器 B. 输入和输出

35. A. 激光 B. 照相

36. A. 保护现场 B. 设备服务 C. 恢复现场
D. 开中断

37. A. 保护现场 B. 开中断 C. 设备服务
D. 恢复现场

38. A. 字符 B. 字符 C. 页 D. 行
E. 激光打印机 F. 行式点阵打印机
G. 喷墨打印机 H. 串行点阵针式打印机

39. A. 设备选择电路
B. 命令寄存器和命令译码器
C. 数据缓冲寄存器
D. 反映设备状态的标记

40. A. 多重中断的服务程序中要提前开中断(提前到保护现场之后即开中断),而单重中断的服务程序中在最后中断返回之前才开中断

41. A. 只有级别更高的中断源才能中断级别低的中断源的请求

42. A. 中断响应

43. A. 由硬件产生向量地址,再由向量地址找到入口地址

44. A. 预处理 B. 数据传送 C. 后处理

45. A. CPU 此时不访存 B. CPU 正在访存 C. CPU 和 DMA 接口同时请求访存
D. CPU 和 DMA 接口同时请求访存

46. A. 数据传送 B. 后处理

47. A. 程序 B. 硬件

48. A. 保护现场 B. 其他服务 C. 恢复现场
D. 中断返回

49. A. 中断优先等级

50. A. 程序查询 B. 程序中断 C. DMA

5.4.3 问答题

1. 外围设备要通过接口与 CPU 相连的原因主要有:

(1) 一台机器通常配有多台外部设备,它们各自有其设备号(地址),通过接口可实现对设备的选择。

(2) I/O 设备种类繁多,速度不一,与 CPU 速度相差可能很大,通过接口可实现数据缓冲,达到速度匹配。

(3) I/O 设备可能串行传送数据,而 CPU 一般并行传送,通过接口可实现数据串并格式转换。

(4) I/O 设备的入/出电平可能与 CPU 的入/出电平不同,通过接口可实现电平转换。

(5) CPU 启动 I/O 设备工作,要向外设发各种控制信号,通过接口可传送控制命令。

(6) I/O 设备需将其工作状况("忙"、"就绪"、"错误"、"中断请求"等)及时报告 CPU,通过接口可监视设备的工作状态,并保存状态信息,供 CPU 查询。

可见归纳起来,接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能(包括缓冲、数据格式及电平的转换)。

2. I/O 的编址方式有两种:统一编址和不统一编址(单独编址)。所谓统一编址即在主存地址空间划出一定的范围作为 I/O 地址,这样通过访存指令即可实现对 I/O 的访问。但是主存容量相应减少了。所谓不统一编址即 I/O 和主存的地址是分开的,I/O 地址不占主存空间,故这种编址不影响主存容量,但访问 I/O 时必须有专用的 I/O 指令。

3. 主机与 I/O 交换信息的控制方式有:

(1) 程序查询方式。其特点是主机与 I/O 串行工作。CPU 启动 I/O 后,时刻查询 I/O 是否准备好,若设备准备就绪,CPU 便转入处理 I/O 与主机间传送信息的程序;若设备未做好准备,则 CPU 反复查询,"踏步"等待直到 I/O 准备就绪为止。可见这种方式 CPU 效率很低。

(2) 程序中断方式。其特点是主机与 I/O 并行工作。CPU 启动 I/O 后,不必时刻查询 I/O 是否准备好,而是继续执行程序。当 I/O 准备就绪时,向 CPU 发中断请求信号,CPU 在适当的时候响应 I/O 的中断请求,暂停现行程序为 I/O 服务。这种方式消除了"踏步"现象,提高了 CPU 的效率。

(3) DMA 方式。其特点是主机与 I/O 并行工作,主存和 I/O 之间有一条直接数据通路。CPU 启动 I/O 后,不必查询 I/O 是否准备好,当 I/O 准备就绪后,发出 DMA 请求,此时 CPU 不直接参与 I/O 和主存间的信息交换,只是把外部总线(地址线、数据线及有关控制线)的使用权暂时交赋予 DMA,仍然可以完成自身内部的操作(如加法、移位等),故不必中断现行程序,只需暂停一个存取周期访存(即周期挪用),CPU 的效率更高。

(4) 通道方式。通道是一个具有特殊功能的处理器,CPU 把部分权力下放给通道,由它实现对外围设备的统一管理和外围设备与主存之间的数据交换,大大提高了 CPU 的效率,但它是以花费更多的硬件为代价的。

(5) I/O 处理机方式。它是通道方式的进一步发展,CPU 将 I/O 操作及外围设备的管理权全部交给 I/O 处理机,其实质是多机系统,因而效率有更大提高。

4. 在小型或微型机中,I/O 与主机交换信息有三种方式:程序查询方式、程序中断方式和 DMA 方式,其中 DMA 方式 CPU 效率最高。三种方式的特点详见上题答案。

5. 通道是一个具有特殊功能的处理器,它有自己的指令和程序,专门负责数据输入输出的传输控制(CPU 把传输控制的功能下放给通道)。通道受 CPU 的 I/O 指令启动、停止或改变其工作状态。通道的基本功能是按 I/O 指令要求启动 I/O 设备,执行通道指令,组织 I/O 设备和主存进行数据传输,向 CPU 报告中断等。

6. 通道指令又叫通道控制字(CCW),它是通道用于执行 I/O 操作的指令,它可以由管理程序存放在主存的任何地方,由通道从主存取出并执行。

通道程序由通道指令组成,它完成某种外围设备与主存传送信息的操作,如将磁带记录区的部分内容送到指定地址的主存缓冲区内。

7. I/O 指令是 CPU 指令系统的一部分,是 CPU 用来控制输入输出操作的指令,由 CPU 译码后执行。在具有通道结构的机器中,I/O 指令不实现 I/O 数据传送,主要完成启、停 I/O 设备,查询通道和 I/O 设备的状态及控制通道进行其他一些操作。

通道指令是通道本身的指令,用来执行 I/O 操作,如读、写、磁带走带及磁盘找道等。

8. CPU 与 I/O 之间的联络(定时)方式有三种。

(1) 立即响应方式。对于一些速度极慢或简单的外部设备,它们与 CPU 联络时,通常早已使其处于某种状态,因此只要 CPU 命令一到,它们就立即响应。

(2) 异步方式。对于一些慢速或中速的外设,由于与主机工作速度不匹配,且本身又在不规则时间间隔下操作,则大多采用异步方式。即交换信息前,I/O 与 CPU 各自完成自身的任务,仅当出现联络信号时,彼此才交换信息。联络时采用应答方式,如“Ready”和“Strobe”可分别用来表示“准备就绪”和“响应”的含义。

(3) 同步方式。对于一些高速外设,它们是以相等的时间间隔操作的,而 CPU 也是以同等的速率执行输入输出指令。如某外设以 2 400 bps 的速率传输信息,而 CPU 需隔 1/2 400 s 的速率接收每一位数,这就是同步定时方式。

9. 按照 I/O 设备输入输出的控制方式来分,接口可分为程序型接口和 DMA 型接口两类。

程序型接口用于连接速度较慢的 I/O 设备,如显示终端、行式打印机等。它适合于程序中断方式实现 I/O 和主机交换信息。这种接口中通常设有设备选择电路、数据缓冲寄存器、反映设备状态及中断请求的触发器,并能接受 CPU 发来的各种命令。

DMA 型接口用于连接高速 I/O 设备,如磁盘、磁带等。它适合于 DMA 方式实现 I/O 和主机交换信息。这类接口中的硬件电路比程序型接口复杂,主要有数据缓冲寄存器、字计数器、主存

地址计数器、设备地址寄存器、DMA 控制逻辑及中断机构。它负责管理 I/O 和主存间的信息传送，可向 CPU 发出总线使用权的请求，在一组数据传送结束时，还可向 CPU 提出中断请求。

10. 程序查询方式是用户在程序中安排一段输入输出程序，它由 I/O 指令、测试指令和转移指令等组成。CPU 一旦启动 I/O 后，就进入这段程序，时刻查询 I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。

程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即 CPU 启动 I/O 后，继续自身的工作，不必查询 I/O 的状态。而 I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向 CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。

11. 采用程序中断方式实现主机与 I/O 交换信息的接口电路中一般有：

（1）设备选择电路，用以识别来自地址线的设备号，若与本接口的设备号一致，便给出设备选中信号；

（2）命令寄存器和命令译码器，传送来自 CPU 的命令信号；

（3）数据缓冲寄存器，用来存放来自设备的信息（输入）或从主机来的信息（输出）；

（4）反映设备状态的各类触发器，如“工作”、“完成”、“中断请求”、“中断屏蔽”等；

（5）中断向量逻辑（包括排队器），用以产生设备的向量地址。

12. 以 I/O 设备的中断处理过程为例，一次程序中断大致可分为五个阶段。

（1）中断请求。CPU 启动 I/O 设备后，设备进入自身准备阶段，当其准备就绪时，便向 CPU 提出中断请求。

（2）中断判优。当同时出现多个中断请求时，中断判优逻辑（硬件排队或软件排队）选择出优先级最高的中断请求，待 CPU 处理。

（3）中断响应。如果允许中断触发器为“1”，请求中断的设备又未被屏蔽，系统便进入中断响应周期。在该周期内，CPU 自动执行一条中断隐指令，将程序断点及程序状态字保存起来，同时硬件关中断，并把向量地址送 PC。

（4）中断服务。中断响应周期结束后，CPU 转入取指周期，此时按向量地址取出一条无条件转移指令（或按向量地址查入口地址表），转至该向量地址对应的中断服务程序入口地址，便开始执行中断服务程序（包括保护现场、与 I/O 传送信息和恢复现场）。

（5）中断返回。中断服务程序的最后一条指令即是中断返回指令，执行该指令即返回到程序断点，至此一次程序中断结束。

13. DMA 方式的主要特点是：I/O 和 CPU 并行工作；主存和 I/O 接口间有一条直接数据通路；不中断现行程序，无需保护现场、恢复现场；当 DMA 请求占用总线控制权时，若采用周期挪用的方式，CPU 暂停一个存取周期访问主存，但可继续自身内部的操作（如乘法等），即传送和主程序是并行的。

DMA 接口电路中应有主存地址计数器、字计数器、数据缓冲寄存器、设备地址寄存器、中断机构和 DMA 控制逻辑。

14. 在 DMA 方式中有中断请求。虽然 DMA 方式不靠中断请求传送信息，在主存和 I/O 接口之间有直接数据通路，但在一组数据传送完毕时，仍需向 CPU 提出中断请求，报告传送结束。此时 CPU 将中断现行程序，去做一些 DMA 结束处理工作，如测试传送过程中是否出错，这种工作 DMA 接口是无法完成的，只有靠中断服务程序来处理。

15. DMA 方式中的中断请求不是为了传送信息（信息是通过主存和 I/O 间的直接数据通路传送的），只是为了报告 CPU 一组数据传送结束，有待 CPU 做一些后处理工作，如测试传送过程中是否出错，决定是否继续使用 DMA 方式传送等。而程序中断方式的中断请求是为了传送数据，I/O 和主机交换信息完全靠 CPU 响应中断后，转至中断服务程序完成的。

16. 在 DMA 方式中，CPU 和 DMA 接口分时使用主存，通常采用三种方法。

（1）停止 CPU 访问主存。这种方法 DMA 在传送一批数据时，独占主存，CPU 放弃了地址线、数据线和有关控制线的使用权。在一批数据传送完毕后，DMA 接口才把总线的控制权交回给 CPU。显然，这种方法在 DMA 传送过程中，CPU 基本处于不工作状态或保持原状态。

（2）周期挪用。这种方法 CPU 按程序的要求访问主存，一旦 I/O 设备有 DMA 请求，则由 I/O 设备挪用一个存取周期。此时 CPU 可完成自身的操作，但要停止访存。显然这种方法既实现了 I/O 传送，又较好地发挥了主存和 CPU 的效率，是一种广泛采用的方法。

（3）DMA 与 CPU 交替访存。这种方法适合于 CPU 的工作周期比主存的存取周期长的情况。如 CPU 的工作周期大于主存周期的两倍，则每个 CPU 周期的上半周期专供 DMA 接口访存，下半周期专供 CPU 访存。这种交替访问方式不需要总线使用权的申请、建立和归还过程，使 DMA 传送和 CPU 工作效率最高，但相应的硬件逻辑更复杂。

17. 所谓周期挪用即在 DMA 传送方式中，当 I/O 设备没有 DMA 请求时，CPU 按程序的要求访问主存；一旦 I/O 设备有 DMA 请求并与 CPU 访存发生冲突时，CPU 要暂停一个存取周期访存，把总线控制权让给 DMA。这就好比 I/O 设备挪用了 CPU 的访存周期，故称周期挪用或周期窃取。设备提出 DMA 请求可能会遇到三种情况：

（1）I/O 设备有 DMA 请求时，CPU 正在进行自身的操作（如乘法等），并不需要访存，即 I/O 访存和 CPU 访存没有冲突，故不存在周期挪用。

（2）I/O 设备要求访存时，CPU 也要求访存，此时发生冲突。在这种情况下，I/O 设备的 DMA 请求优先（因为 I/O 访存有时间要求，前一个 I/O 数据必须在下一个访存请求到来前存取完毕），即出现了周期挪用，CPU 需延缓一个存取周期访存。

（3）I/O 设备有 DMA 请求时，存储器本身正处于“忙”状态（正在读或写），此时必须待存取周期结束后才能进行 I/O 访存。

18. DMA 接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和 DMA 控制逻辑等组成。在数据交换过程中，DMA 接口的功能有：向 CPU 提出总线请求信号；当 CPU 发出总线响应信号后，接管对总线的控制；向存储器发地址信号（并能自动修改地址指针）；向存储器发读/写等控制信号，进行数据传送；修改字计数器，并根据传送字数，判断 DMA 传送是否结束；发 DMA 结束信号，向 CPU 申请程序中断，报告一组数据传送完毕。DMA 工

作过程流程如图 5.16 所示。

19. 以程序断点存入堆栈为例，单重中断和多重中断的处理流程分别如图 5.17 的(a)和(b)所示。

由图 5.17 可见，它们的主要区别是：在中断服务程序中，开中断指令安排的位置不同。单重中断的开中断指令安排在“恢复现场”之后，中断返回之前；多重中断的开中断指令安排在“保护现场”之后。




图 5.16 第 18 题答图




图 5.17 第 19 题答图

由于 CPU 一旦响应了中断会自动关中断，因此单重中断在恢复现场之前，CPU 不可能再次响应任何新的中断请求。而多重中断在保护现场之后立即“开中断”，因此在此后 CPU 便可以再次响应级别更高的中断源请求，实现多重中断。

20. 向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成。当有中断请求并且排队选中时，通过由组合逻辑电路(编码器)组成的向量地址形成部件可形成向量地址。其输入来自排队器输出，其输出在中断周期送至 PC。

21. 根据题意列出向量地址形成部件的真值表如表 5.1 所示，其输入为排队器输出，用 A、B、C、D 表示，其输出用 G_1、G_2、G_3、G_4表示。

表 5.1 21 题向量地址形成部件真值表

输入				输出			
A	B	C	D	G_1	G_2	G_3	G_4
1	0	0	0	1	0	0	1
0	1	0	0	1	0	1	0
0	0	1	0	1	0	1	1
0	0	0	1	1	1	0	0

由此可得：

$G_1 = A+B+C+D = \overline{\overline{A}\ \overline{B}\ \overline{C}\ \overline{D}}$

$G_2 = D$

$G_3 = B+C = \overline{\overline{B}\ \overline{C}}$

$G_4 = A+C = \overline{\overline{A}\ \overline{C}}$

根据逻辑表达式可画出向量地址形成部件的逻辑图，如图 5.18 所示。

假设 PC 为 16 位，图 5.19 是向量地址→PC 的示意图，图中 INT 表示中断周期标记，可见向量地址是在中断周期的 T_3 节拍内由节拍脉冲 m_3 输入 PC 的。




图 5.18 第 21 题答图(1)

22. 字符显示器的接口电路中，缓冲存储器由 RAM 组成，用来存放计算机准备显示的字符编码。缓存的每一地址分别对应 CRT 显示屏上的不同位置，缓存每一单元的内容即为欲显示字符的 ASCII 码。字符显示器接口电路中的只读存储器是用来存放每一个 ASCII 码对应的光点代码的，如果荧光屏上的字符是以 5×7 光点组成，则 ROM 可视为将 ASCII 码变为一组 5×7 光点矩阵的部件，又称为字符发生器。

23. 在 CPU 中有一个允许中断触发器，当其为“1”状态时，允许 CPU 响应中断；当其为“0”状态时，CPU 不能响应中断。使允许中断触发器置“0”即为关中断，意味着不允许 CPU 响应任何中断。

24. DAM 方式和程序中断方式的区别为：从数据传送看，程序中断方式靠程序传送，DMA 方式靠硬件传送；从 CPU 响应时间看，程序中断方式在一条指令执行结束时响应，而 DMA 方式在




图 5.19 第 21 题答图(2)

存取周期结束时 CPU 才能响应,即将总线控制权让给 DMA 传送;程序中断方式有处理异常事件的能力,DMA 方式没有这种能力;程序中断方式需要中断现行程序,故需保护现场,DMA 方式不必中断现行程序,无需保护现场;DMA 的优先级比程序中断高。

25. 硬件向量法实现 I/O 与主机交换信息的原理框图示于图 5.20。




图 5.20 第 25 题答图

以输入设备为例,其传送过程为:

(1) 启动设备。首先由 I/O 指令启动设备,I/O 接口电路中的设备选择电路能识别 I/O 指令中的设备码,当被选中时,给出设备选中信号 SEL,该信号允许启动命令(①)将 B 置"1"和将 D 置"0",使设备进入准备阶段(②)。

(2) 设备进入自身准备阶段。设备被启动后,进入自身准备阶段。当设备数据送至数据缓冲寄存器 DBR(③)后,即表示准备就绪,此时由设备本身产生的设备工作结束信号将 D 置"1"和将 B 置"0"(④),表示设备准备工作结束。

(3) 向 CPU 发中断请求。当 D=1、B=0,且该设备未被屏蔽(即 MASK=0)时,则在 CPU 每条指令执行周期结束时刻,由 CPU 发来的中断查询信号(⑤)将中断请求触发器置"1",向 CPU 发中断请求(⑥),并送至排队器。

(4) CPU 响应中断。排队器根据中断优先级别,选中其中级别最高设备的中断请求,其输出送至设备编码器以形成向量地址。当 CPU 发来中断响应信号 INTA 时(⑦),便可将向量地址取至 CPU(⑧)。

(5) 寻找服务程序入口地址进入中断服务。由于中断周期已将向量地址→PC,故再进入取指周期时,便取出一条存放在向量地址内的无条件转移指令,转移地址即为该设备的中断服务程序入口地址。接着执行中断服务程序(包括保护现场、传送设备信息和恢复现场)。

(6) 中断返回。中断服务程序的最末一条指令是中断返回指令,执行该指令就可将断点→PC,实现中断返回。

26. 按照设备传送数据的位数不同,接口可分串行接口和并行接口两大类。串行接口把外设的串行输入码转换成计算机内部所需的并行码;也可以把计算机内的并行码转换成外设所需的串行码输出。并行接口是以字或字节宽度并行传送数据的接口。故串行接口中必须有实现串—并或并—串转换的移位寄存器。

27. 不同种类的外部设备与主机连接时,主要应考虑速度差别、数据格式、传送主机命令、反映设备工作状态、识别和指示数据传送的地址等。这些问题可通过主机与外设间的接口完成。

28. DMA 接口电路中应配有主存地址计数器,用以存放设备与主存交换信息时主存的地址(有计数功能);字计数器存放交换字数,有计数功能;数据缓冲寄存器存放设备与主存间传送的信息;设备地址寄存器用以存放设备地址;DMA 控制逻辑控制管理 DMA 接口正常工作;中断机构向 CPU 发 DMA 传送结束信号请求中断。

29. DMA 方式的特点是主机与设备并行工作;设备通过 DMA 接口与主存有一条直接数据通路;当设备和主存交换信息时,不中断现行程序;采用周期窃取方式(此时 CPU 只需将总线的控制权让给 DMA 使用,暂停一个存取周期访存)。其他还有程序查询方式、程序中断方式、通道方式和 I/O 处理机方式,这些方式的特点参考第 3 题答案。

30. 这种处理方式一旦发现某个设备需要服务,控制方向就转到与这个设备有关的服务程序,服务结束后,控制方向就转到主程序,不再继续检查其他任何设备是否准备就绪。因此,只有

排在前面的设备才能经常被检查，排在后面的设备却始终得不到服务。改进的方法是将控制方向转回到查询子程序，如图 5.21 所示即为改进后的多个设备查询子程序流程。用这种处理方法，进入查询子程序后，一旦发现有某一设备请求服务，就把控制方向转至该设备的服务程序，且当这个服务程序结束时，控制方向又转回查询子程序，并由返回点开始继续检查排在刚处理完设备后面的其他设备。可见这种方法每转入查询子程序一次，查询序列就通过一次，只有所有的设备都已查询一遍，控制方向才转向主程序。因此没有哪一个设备会长时间的等待。




图 5.21 第 30 题答图

31. CPU 响应 I/O 中断请求的条件是:允许中断触发器是“1”状态(即开中断);I/O 本身有请求又未被屏蔽;经排队后又被选中。

CPU 响应 I/O 中断请求的时间是每条指令执行阶段的结束时刻。因为此时由 CPU 发出中断查询信号,才能获取 I/O 的中断请求信号。

32. 表 5.2 列出了程序查询、程序中断和 DMA 三种方式的综合性能。

表 5.2 第 32 题程序查询、程序中断和 DMA 三种方式的综合性能

方式 / 性能	程序查询	程序中断	DMA
数据传送	依赖软件	依赖软件	依赖硬件
传送数据的基本单位	字	字	块
并行性	CPU 与 I/O 串行	CPU 与 I/O 并行 传输与主程序串行	CPU 与 I/O 并行 传输与主程序并行
主动性	CPU	设备	设备
传输速度	慢	慢	快
经济性	费用低	介于查询和 DMA 之间	费用高
应用对象	低速	较低	高速成批传输

33. CPU 对 DMA 请求和中断请求的响应时间是不一样的。响应中断请求是在每条指令执行周期结束的时刻,而响应 DMA 请求是在存取周期结束的时刻。因为中断方式是程序切换,而程序又是由指令组成,所以必须在一条指令执行完毕才能响应中断请求。而且 CPU 只有在每条指令执行周期的结束时刻才发出查询信号,以获取中断请求信号,此时若条件满足,便能响应中断请求。DMA 请求是由 DMA 接口根据设备的工作状况向 CPU 申请占用总线,此时只要总线未被 CPU 占用,即可立即响应 DMA 请求;若总线正被 CPU 占用,则必等待该存取周期结束时,CPU 才交出总线的使用权。

34. 根据题意,该设备每隔 1/40K = 25 μs 向 CPU 传送一次信息,如果采用程序中断方式,需 40 μs(>25 μs)才能处理一次数据,从而造成数据丢失,所以不能用程序中断方式与主机交换信息。

35. 一个通用的输入输出接口应配置:设备选择电路、命令寄存器和命令译码器、数据缓冲寄存器、反映设备状态的各种标记以及相应的控制逻辑电路等。设备选择电路用以识别设备的地址;命令寄存器用以存放 I/O 指令中的命令码;命令译码器可对命令码译码,给出控制信号;数据缓冲寄存器存放主机和 I/O 之间准备交换的数据;反映设备状态的各种标记应包括工作触发器、完成触发器、中断请求触发器和屏蔽触发器等。相应的控制逻辑电路视不同的接口而定。

36. 程序查询方式、程序中断方式和 DMA 方式的 CPU 工作效率如图 5.22 所示。由图可见,DMA 方式的工作效率最高,程序中断方式其次,程序查询方式最低。

37. (1) DMA 方式是借助硬件完成数据交换,而通道方式是它本身通过执行一组通道指令来完成数据交换。




图 5.22 第 36 题答图

(2) 一台外设配一个 DMA 接口，若一个 DMA 接口连接多台同类外设，则它们只能串行工作。而一个通道可接多台不同类型的外设，这些外设均可在通道控制下同时工作。

(3) DMA 适合于高速外设成组传送，通道则高低速外设均可适用。

38. (1) 程序中断方式由 CPU 终止现行程序，然后转至中断服务程序实现主机与 I/O 设备之间的数据传送。而通道方式由通道程序实现主机与 I/O 设备之间的数据传送。

(2) 程序中断方式的中断服务程序与 CPU 现行程序是串行工作的。I/O 通道方式的通道程序与 CPU 现行程序是并行工作的。

(3) I/O 通道是集中独立的硬件，可连接多台快速或慢速的外设。程序中断方式一般适用于慢速的外设，而且每个外设都有自己的中断接口和中断服务程序。

39. I/O 接口通常是指主机与 I/O 设备之间的一个硬件电路及其相应的软件控制。它一边通过地址线、数据线和控制线与 CPU 连接，一边通过数据信息、控制信息和状态信息与外设连接。I/O 接口内部有多个寄存器，又称作 I/O 端口，它们可存放数据信息、控制信息和状态信息，这些端口是可编程的。主机与外设之间的信息交换是通过访问这些端口来实现的。

80X86 微型计算机采用独立编址(不统一编址)方式，采用专用的 I/O 指令，实现 CPU 对外设的访问。它包括直接寻址由立即数直接给出 I/O 端口地址，或间接寻址由 DX 寄存器间接给出 I/O 端口地址。

40. 根据主存地址空间分配，最大 4K 地址空间为系统程序区，选用 2 片 4K×4 位 ROM 芯片；其余地址空间均为用户程序区，选用 15 片 4K×8 位 RAM 芯片，即

A_{15} …	A_{11} …	A_7 …	A_3 … A_0	
1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	最大 4K 地址空间
1 1 1 1	0 0 0 0	0 0 0 0	0 0 0 0	4K×4 位 ROM 2 片
1 1 1 0	1 1 1 1	1 1 1 1	1 1 1 1	其余地址空间
1 1 1 0	0 0 0 0	0 0 0 0	0 0 0 0	4K×8 位 RAM 15 片
1 1 0 1	1 1 1 1	1 1 1 1	1 1 1 1	
1 1 0 1	0 0 0 0	0 0 0 0	0 0 0 0	
…				
0 0 0 0	1 1 1 1	1 1 1 1	1 1 1 1	
0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0	

存储芯片、I/O 接口芯片与 CPU 的连接图如图 5.23 所示。




图 5.23 第 40 题答图